EPI / DRIFT
Thickness · Doping
전압 클래스에 맞는 두께와 도핑 설계로 고전압 차단과 온저항을 균형 있게 구현합니다.
CORE TECHNOLOGY
소자에서 시스템까지,하나로 연결된전력반도체 기술
디시오는 고전압 전력반도체 소자와 모듈 패키지를 함께 설계합니다. 칩 · 패키지 · Design-in을 하나의 기술 플랫폼으로 연결해 도통 손실, 스위칭 손실, 열과 시스템 신뢰성을 함께 최적화합니다.
600–4500 VSi IGBT · SiC Platform
1.9 mΩ·cm²1200 V SiC MOSFET Rsp · Gen 2 개발
66 / 66고객 PCS 실측 · 전 운전점 우위
DEVICESiC MOSFET · Si IGBT
MODULEHybrid · Full SiC · Packaging
APPLICATIONCustomer System · Design-in
01 · DEVICE TECHNOLOGY
SiC MOSFET 핵심 설계
낮은 온저항, 빠른 스위칭, 175 ℃에서도 안정적인 동작
디시오는 SiC MOSFET 성능을 결정하는 Cell Pitch, JFET, Channel, Gate Oxide와 Gate Structure를 직접 설계합니다.
600–3300 VSiC Platform
1.9 mΩ·cm²1200 V Gen 2
175 ℃Operating Temperature
RDS(on) ↔ SWITCHING LOSS TRADE-OFF
HIGH LOAD 조건에서의 설계 방향
RDS(on) ↓도통 손실 감소
Chip Area ↑스위칭 전하 증가
고전류 운전효율 최적화
02 · DEVICE TECHNOLOGY
고전압 SiC MOSFET &SiC Schottky Diode
1200 V 이상에서 달라지는 고전압 SiC 설계
1200 V를 넘어가면 Drift Layer와 전계 제어가 중요해집니다. 디시오는 전압 클래스별 Epi, Edge Termination, Cell을 최적화하고, SiC Schottky Diode의 VF·누설·서지 특성을 함께 설계하여 고전압의 온저항과 차단전압을 균형 있게 구현합니다.
EDGE TERMINATION
Electric Field Control
가장자리 전계를 효과적으로 분산시켜 차단전압 마진과 누설 특성을 제어합니다.
SCHOTTKY / JBS
VF · Leakage · Surge Reverse Recovery ≈ 0
Schottky 장벽과 P+ 구조를 최적화하여 낮은 순방향 전압과 누설, 서지 내량을 확보하고 역회복이 거의 없는 특성을 구현합니다.
DICIOHigh-Voltage SiC Platform
1200 VRsp 1.9 mΩ·cm²
1700 V국내 최초
2000 V1500 V DC · 2-Level
2300 V1500 V DC · 2-Level
3300 VGridFRAME™ 2
MMC · SST · MV Drive
03 · DEVICE TECHNOLOGY
고전압Si IGBT 설계
하나의 파라미터가 아니라 시스템의 Total Loss를 설계합니다.
VCE(sat)과 Eoff는 서로 Trade-off 관계에 있습니다. 디시오는 고객의 스위칭 주파수와 부하 프로파일에 맞춰 도통 손실과 스위칭 손실의 최적점을 설계하여 시스템의 Total Loss를 최소화합니다.
VCE(sat) – Eoff TRADE-OFF
Low Conduction Loss Cell높은 부하 조건용(1.6 V, 8.6 mJ)
Low Switching Loss Cell높은 스위칭 주파수용(2.2 V, 4.8 mJ)
FIELD-STOP TRENCH-GATEVERTICAL STRUCTURE
DICIOSi IGBT 플랫폼
600 VLow Voltage
1200 VMainstream
1700 VHigh Voltage
2300 VExtended HV
3300 VMV Class
4500 VHighest Class
04 · MODULE TECHNOLOGY
Hybrid & Full SiC Module 설계
같은 Footprint 안에서 효율과 경제성의 최적점을 선택합니다.
디시오는 동일한 Footprint 플랫폼에서 Si IGBT, Hybrid, Full SiC로 기술을 확장하고, 변환기의 스위칭 위치마다 필요한 소자 특성을 배치합니다.
◇01 SAME FOOTPRINTSame Housing · Same Terminal · Same Cooling
칩 기술만 변경하여 성능을 확장
▦02 HYBRID / FULL SiCSi IGBT + SiC SBD로 경제성과 성능을 모두 확보
필요에 따라 Full SiC로 업그레이드
≋03 POSITION OPTIMIZATION스위칭 위치마다 다른 소자 특성을 배치하여
시스템 손실을 최적화
DICIOFull SiC Module Platform1200–3300 V2-Level / 3-Level NPC · Same Footprint Family
SAME FOOTPRINT PLATFORM
본 이미지는 실제 제품이 아닌 개념도입니다.
HYBRID
- Si IGBT + SiC SBD
- Reverse Recovery ≈ 0
- Turn-on Loss ↓
- Drop-in Upgrade
3-LEVEL NPC · POSITION OPTIMIZATION
본 이미지는 실제 제품이 아닌 개념도입니다.
T1 / T4 · OUTER SWITCH
Low Switching Loss IGBT · PWM Frequency Dominant
DICIO · Full SiC Module Platform1200–3300 V2-Level / 3-Level NPC · Same Footprint Family
05 · MODULE TECHNOLOGY
저인덕턴스 패키징& 열 경로
빠른 스위칭을 안정시키고, 발생한 열을 빠르게 내보냅니다.
디시오는 DC+ / DC− 전류 경로와 병렬 칩 배치, Gate·Kelvin Return부터 DBC, Baseplate, 접합재와 냉각 경로까지 칩과 함께 설계합니다.
≤ 10 nHLs,CE
Switch Parasitic Inductance
0.017 K/WRth(j-c)
57,710Power Cycling
ΔTj 100 K
ELECTRICAL PATH
LOW INDUCTANCE
- DC+ / DC− Close Routing
- Short Commutation Loop
- Symmetric Current Sharing
- Gate / Kelvin Separation
Ls,CE ≤ 10 nHΔV = Lσ × di/dt
THERMAL PATH
- SiC / Si CHIP
- Ag Sintering / Solder
- DBC (AlN · Si₃N₄ · Al₂O₃)
- Baseplate (Cu / AlSiC)
- TIM
- Heatsink / Coolant
칩에서 냉각계까지 전체 열 경로를 설계하여 낮은 열저항과 높은 내구성을 확보합니다.
06 · APPLICATION TECHNOLOGY
응용 최적화 설계
시스템을 제품에 맞추지 않습니다. 시스템에 맞는 제품을 설계합니다.
고객 시스템의 운전 조건에서 출발해 소자 특성, 칩 배치, 모듈 구조와 열 경로를 함께 최적화하고, 고객의 파워스테이지에서 1:1로 검증합니다.
2 WeeksOperating Conditions → Product Proposal
66 / 66Customer PCS Operating Points
Up to 43%System Loss Reduction
CUSTOMER CONDITIONS
고객 운전조건
고객 시스템의 실제 운전 조건을 먼저 정의합니다.
- Topology
- DC-Link Voltage
- Load Profile
- Switching Frequency
- Cooling
- Lifetime Target
설계는 카탈로그 부품 선택에서 시작하지 않고, 고객 시스템의 입력 조건 정의에서 시작합니다.
PROVEN IN SYSTEM
기술은 고객 시스템에서 증명됩니다.
66 / 66
고객 ESS PCS · 전 운전점 효율 우위
최대 43%
기존 모듈 대비 시스템 변환손실 저감
1700 V / 1400 A
표준 Footprint · High-Current Hybrid Module
당신의 시스템에서 최적점은 어디입니까?
DC-link 전압, 출력, 스위칭 주파수, 냉각 조건과 수명 목표를 알려주시면 디시오가 소자부터 모듈까지 최적의 Power Semiconductor Solution을 제안합니다.