Dicio Inc.
테크놀로지

선행연구

다음 세대 전력반도체를 먼저 만듭니다

핵심 기술성능 벤치마킹신뢰성 및 품질선행연구

RESEARCH & DEVELOPMENT

다음 세대 전력반도체를 먼저 만듭니다

디시오의 선행연구는 양산 로드맵보다 한 세대 앞선 과제를 소자 설계 단계에서부터 직접 다룹니다. 현재 핵심 연구는 3.3 kV Full SiC 기반 800 V DC 반도체 변압기(SST)와 전류 센싱 기능을 칩 안에 통합한 1200 V SiC SenseFET입니다.

3.3 kV / 750 AFull SiC Module Target
22.9 kV → 800 V DC1 MW-class SST
1000 : 1SenseFET Current Sensing Ratio

RESEARCH 01

차세대 AI 데이터센터용

800 V DC 반도체 변압기(SST)

22.9 kV에서 800 V DC까지, 변환 단계를
절반으로

22.9 kV 배전계통에서 800 V DC까지 직접 연결하는 SST 시스템과 Power Cell, 그리고 핵심 스위치인 3.3 kV / 750 A Full SiC Half-Bridge Module, GridFRAME™ 2를 개발합니다.

CONVENTIONAL AC DISTRIBUTION

22.9 kV MV AC
Low Frequency Transformer
Low-Voltage Switchgear / UPS
PDU / Server PSU
IT Rack
4-Step ConversionSystem Efficiency 93.6%

SST-BASED 800 V DC

22.9 kV MV AC
Solid-State Transformer MV AC → 800 V DC
800 V DC Bus
Server DC/DC
IT Rack
2-Step ConversionSystem Efficiency 97.0%
+3.4 %p

목표 시스템 효율 개선

93.6% → 97.0%

30–50%

목표 설치 면적 절감

4 → 2

전력 변환 단계 축소

SST CORE TECHNOLOGY

SST의 핵심은 3.3 kV Full SiC Power Module입니다

GridFRAME™ 2

3.3 kV / 750 A Full SiC Half-Bridge

SST Power Cell의 CHB와 DAB 1차측에 적용되는 고전압 SiC 전력모듈 플랫폼입니다.

3.3 kV SiC MOSFET Device

  • 3.3 kV-class Cell Structure
  • High-voltage termination electric-field design
  • Gate Oxide Reliability
  • Temperature-dependent RDS(on) and switching optimization
  • Joint foundry and wafer development

GridFRAME™ 2 Package

  • DBC Layout
  • Busbar Parasitic Inductance Simulation
  • Ls,CE ≤ 10 nH Target
  • AlN Substrate
  • AlSiC Baseplate
  • 6 kV Isolation / Partial Discharge Design
  • Cu Metallization / Ag Sintering

Reliability & Evaluation

  • Static Characteristics
  • Double Pulse Test
  • Eon / Eoff
  • dv/dt · di/dt
  • Dielectric Withstand
  • Partial Discharge
  • Short-Circuit Test
  • Power / Thermal Cycling
  • Lifetime prediction based on AI Data Center Mission Profile

Target Specification

TopologyHalf-Bridge · Full SiC · NTC
Voltage / Current3300 V / 750 A
Peak Current1500 A
RDS(on)≤ 2.5 mΩ
Eon / EoffBenchmark 동등 이하
Isolation6.0 kV rms
Parasitic Inductance≤ 10 nH
Thermal Resistance≤ 33 K/kW
Operating Temperature−40 ~ 175°C
Footprint140 × 100 × 40 mm

SST DEVELOPMENT ROADMAP

소자에서 1 MW 실계통까지

01

PHASE 01

MODULE

DICIO

2026 · Current

  • 3.3 kV SiC MOSFET
  • GridFRAME™ 2 Module
  • Prototype
  • Evaluation & Reliability System
02

PHASE 02

POWER CELL

Partner Joint Development

250 kW PoC

  • CHB + DAB Power Cell
  • Driver / Protection
  • Cell Balancing
  • MFT Joint Design
  • Control Joint Design
03

PHASE 03

SYSTEM

Partner Joint Development
  • 500 kW System
  • 1 MW System
  • 22.9 kV Grid Demonstration
04

PHASE 04

STANDARD & SCALE

Partner Joint Development
  • Purchase Specification
  • Type-Test Criteria
  • KEPCO LVDC Integration
  • Global Supply Chain
  • Standardization

RESEARCH 02

1200 V SiC SenseFET

전류 센싱을 칩 안으로

Main MOSFET 내부에 별도의 Sense MOSFET을 구성해 주전류의 1/N을 직접 측정하는 디시오 자체 설계 SiC 소자입니다. SiC MOSFET의 짧은 단락 내량에 대응해 약 1 µs 이내의 단락 검출·차단을 목표로 합니다.

SENSEFET CONCEPT

Main CellN parallel cells
Sense Cell1 Cell
Gate / Drain Shared
Source Separated
SENSING RATION = 1000 : 1

Main Current 10 A Sense Current 10 mA

SHORT-CIRCUIT PROTECTION FLOW

01
I_main surge
02
I_sense rise
03
V_sense ≥ V_ref
04
Protection IC activation
05
Gate Soft Turn-Off
06
Main Current interruption
TARGET≈ 1 µs

SENSEFET DESIGN TARGET

더 빠른 보호,
더 작은 시스템

DESAT

Detection Speed느림
Main-path Loss없음
External BOM필요
Noise Immunitydv/dt 영향

Shunt

Detection Speed보통
Main-path Loss있음
External BOM필요
Noise Immunity기생 인덕턴스

External Sensor

Detection Speed보통
Main-path Loss없음
External BOM큼
Noise Immunity대역폭 영향

DICIO SenseFET

Detection Speed가장 빠름
Main-path Loss없음
External BOM최소화
Noise Immunity높음
1200 V

Voltage Class

60 mΩ

RDS(on), typ.

1000 : 1

Current Sensing Ratio

> 5 V

Sense–Main Isolation

≤ 10%

25 → 175°C Sensing Ratio Variation

≈ 1 µs

Short-Circuit Detection & Turn-Off Target

TARGET APPLICATION

Compact SiC IPM / SPMIndustrial Motor Drive

DEVELOPMENT SCHEDULE

2026Device Design
2027 Q1Prototype
2027 Q2ES
2027 Q4QS

OPEN RESEARCH

공동연구에서 다음 양산 기술로

RESEARCH 01

800 V DC SST

3.3 kV Full SiC Device
GridFRAME™ 2
250 kW Power Cell
500 kW
1 MW Grid Demonstration

RESEARCH 02

1200 V SiC SenseFET

Device Design
Current Sensing
Short-Circuit Protection
Compact SiC IPM

공동연구 분야

High-Voltage SiC DevicePower ModuleSST Power CellMedium-Frequency TransformerProtection & ControlIndustrial SiC IPMSystem Demonstration

다음 세대 전력반도체를 함께 개발합니다

디시오는 소자와 모듈을 직접 개발하고, Power Cell · 시스템 · 응용 기술은 파트너와 함께 검증합니다.

공동연구 제안기술 미팅 요청